

FAIL SAFE MEMORY

工学研究科 電気工学専攻

博士課程 3年次生

向 殿 政 男

MUKAI DONO Masao

I ま え が き


FAIL SAFE 論理回路について多くのアイディアが示され、実際の回路についてもいくつか製作されている。^{※1}“決して真理値1には誤まらないFAIL SAFE 論理回路”の構成法^{※2}およびその応用^{※3~4}についても本誌で述べた。FAIL SAFE 論理回路として“決して真理値1には誤まらない”という条件は必ずしも満足すべきものとはいえない。FAIL SAFE 論理回路が満すべき理想的な条件は“正常に動作しているときは出力として真理値0または1を出し、もし回路内に故障が生じたときは出力として故障の状態（これを真理値 $\frac{1}{2}$ とする）をさし示めすこと”である。実際、このようなFAIL SAFE 論理回路は構成可能^{※1}なのである。また、このFAIL SAFE 論理回路に、入力のうち1つでも $\frac{1}{2}$ （故障入力）があれば出力は常に $\frac{1}{2}$ となり、それ以外は0かまたは1となるような機能をもたせることも可能である。著者らはこのような3値論理回路の理論的研究も行なった。^{※5}

本報告では、以上のFAIL SAFE 3値論理回路を用いたMEMORYについて考察する。

II 3 値を用いたFAIL SAFE 論理回路

論理回路の出力は、通常、真理値として0と1を有している。いま、真理値0に電圧0[V]を、真理値1に電圧V[V]を対応させたとする。論理回路をトランジスタなどで構成すると、多くの場合、切断、短絡などの故障により、出力が0[V]であるべきときV[V]になったり、逆に、V[V]であるべきとき0[V]になったりする可能性がある。これではFAIL SAFE 論理回路にならない。そこで、真理値0に電圧 $-V$ [V]を、真理値1に $+V$ [V]を対応させ、その中間の電圧 $-V < v < +V$ なる v に故障出力を表わす $\frac{1}{2}$ を対応させる。そ

して、出力が1を出すべきとき発振する回路 f_1 と、0を出すべきとき発振する回路 f_0 をもうけて、これらの発振出力を整流してそれぞれ $+V$ [V]、 $-V$ [V]とする（第1図参照）。このよ



第1図 FAIL SAFE 論理回路

うにすると、発振回路や整流回路などあらゆる部分の故障は出力電圧 0 (V) の方向であり、故障すれば出力は必ず $\frac{1}{2}$ となる。すなわち、真理値 0 を出すべきとき故障により真理値 1 になったり、逆に 1 であるべきとき 0 になることは決してなく、故障のときは必ず $\frac{1}{2}$ となり理想的な FAIL SAFE 論理回路が構成できる。

任意の論理関数は AND (・) OR (∨) NOT (～) により構成できることが知られているから FAIL SAFE な AND, OR, NOT 回路を構成しよう。ここで、入力に $\frac{1}{2}$ があるとき一前の段までの回路に故障があることを示している、出力の値の割り当て方に二つある。一つは、

$$X \cdot Y = \min(X, Y)$$

$$X \vee Y = \max(X, Y)$$

$$\sim X = 1 - X$$

により出力を割り当てるもので、これらの真理値表は第 1 表～第 3 表となる(演算・, ∨, ～を有限回ほどとして得られる論理関数は B-3 値論理関数といわれる)。

X \ Y	0	$\frac{1}{2}$	1
0	0	0	0
$\frac{1}{2}$	0	$\frac{1}{2}$	$\frac{1}{2}$
1	0	$\frac{1}{2}$	1

第 1 表 $X \cdot Y$ 真理値表

X \ Y	0	$\frac{1}{2}$	1
0	0	$\frac{1}{2}$	1
$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	1
1	1	1	1

第 2 表 $X \vee Y$ 真理値表

X	0	$\frac{1}{2}$	1
～X	1	$\frac{1}{2}$	0

第 3 表 $\sim X$ 真理値表

他の 1 つの方法は、入力に $\frac{1}{2}$ が 1 つでもあれば出力を必ず $\frac{1}{2}$ とするもので、NOT については前者と同じであるが、AND, OR についての真理値表は第 4 表、第 5 表となる(これを記号 ⊙, ∨ で表わす。演算

X \ Y	0	$\frac{1}{2}$	1
0	0	$\frac{1}{2}$	0
$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$
1	0	$\frac{1}{2}$	1

第 4 表 $X \odot Y$ 真理値表

X \ Y	0	$\frac{1}{2}$	1
0	0	$\frac{1}{2}$	1
$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$
1	0	$\frac{1}{2}$	1

第 5 表 $X \vee Y$ 真理値表

⊙, ∨, ～を有限回ほどとして得られる論理関数は C 形論理関数といわれる。

一方、FAIL SAFE 論理回路に用いられる発振回路には次の 3 種類がある。

(i) 発振要素 A : 全入力とも +V (V)

のときのみ発振。

(ii) 発振要素 B : 全入力とも -V (V)

のときの発振。


(iii) 発振要素 AB : 一方が +V (V)、他方が -V (V) のときのみ発振。

以上の要素を用いて第 1 表、第 2 表、第 4 表、第 5 表を満たす FAIL SAFE 回路はそれぞれ第 2 図、


第3図, 第4図, 第5

図のように図示される。


図で, A, B, ABは
上で述べた発振要素を
表わし, +, -と記し
てあるのは, 発振出力
を整流回路でそれぞれ
 $+V[V]$, $-V[V]$ に
整流することを表わし
ている。




第2図 $X \cdot Y$ 構成図



第3図 $X \vee Y$ 構成図



第4図 $X \odot Y$ 構成図



第5図 $X \vee Y$ 構成図

Ⅲ FAIL SAFEなFLIP-FLOP

MEMORYはもっとも簡単な順序回路である。論理回路を用いて構成されるMEMORYについて考察する。まず、S-R FLIP-FLOP（以後F-Fと略記する）を考える。Set 入力信号をS, Reset 入力信号をR, F-Fの出力信号をFで表わし、各信号のとり値を0または1とするとF-Fの状態表は第6表のようになる。この表で、 $t = \tau$ におけるFの値を縦に、入力R, Sの値を横にとり、表中に表わされている値は $t = \tau + 1$ におけるFの値を表わしている。ここで、値を○印で囲んだところは安定点を示し、矢印で遷移の方向を示した。また?印はF($\tau + 1$)の出力が未定なところで、通常、Set 入力 Reset 入力が同時に1になることはないから、この値は自由に選んでよい。第6表で、?印の値を0とするとF-Fは

R \ S	1	0	0	1
	F	0	0	1
0	①	①	1	?
1	0	①	①	?

第6表 F($\tau + 1$)の出力


$$F(\tau + 1) \rightleftharpoons \sim R(\tau) \cdot \{S(\tau) \vee F(\tau)\} \dots (1)$$

で表現される。前章で定義されたFAIL SAFEなAND(\odot), OR(\vee), NOT(\sim)回路を用いて第6図に示すようにFAIL SAFEなF-Fが実現される。(1)式を以後

$$F' \rightleftharpoons \sim R(S \vee F) \dots (2)$$

で表わすことにする。

次に、C形の順序回路、すなわち、入力のうち1つでも $\frac{1}{2}$ がある場合、出力は必ず $\frac{1}{2}$ となるような順序回路を構成しよう。組合せ回路の場合は、AND(\odot);



第6図 F - F

OR(\vee)回路を各々第4表、第5表を満たす

C形のAND(\odot), OR(\vee)で置き換えれば、C形の組合せ回路を構成することができる。しかし、順序回路の場合はこうはならない。なぜならば、順序回路の場合は必ず feed-back loop が存在する。また、初期状態ではすべての回路の出力は $\frac{1}{2}$ であり、これが入力に feed-back しており、 $\frac{1}{2}$ の入力信号が必ず存在することになる。もし、すべての論理回路が \odot, \vee, \sim のみで構成されている場合には、どのような入力信号の組合せに対してもこの順序回路の出力を $\frac{1}{2}$ 以外の値にすることはできないことになる。すなわち、この順序回路は駆動できない。ここではまず、演算 \odot, \vee, \sim のみの組合せでC形の順序回路を構成してみよう。一般に、順序回路は

$$F' \triangleq f(X_1, \dots, X_n, F) \dots\dots\dots (8)$$

で表わされる。ただし X_i ($i = 1, \dots, n$) は入力を表わす。(3)式で、入力信号 X_i ($i = 1, \dots, n$) のうち1つでも $\frac{1}{2}$ があるとき $F' \triangleq \frac{1}{2}$ となり、それ以外のときは(3)式と等しい関数の1つに

$$F' \triangleq f(X_1, \dots, X_n, F) \vee \bigvee_{i=1}^n (X_i \cdot \sim X_i) \dots\dots\dots (4)$$

がある。ただし、 f は加法標準形で表現されているとする。^{※6}これを(2)式に適用してみると、

$$F' \triangleq \sim R S \vee \sim R \sim S F \vee \sim R \cdot R \vee \sim S \cdot S \dots\dots\dots (5)$$

となり、 R または S のうち1つでも $\frac{1}{2}$ が存在すると F' は必ず $\frac{1}{2}$ になる。(5)式の状態表は第7表のようになる。同図で※印のところは $F \triangleq \frac{1}{2}$ の初

期状態のとき、この順序回路を駆動することができるところを示している。すなわち、※印のついた列の入力 R , S の組み合わせのとき、 $F \triangleq \frac{1}{2}$ から脱出できる。もし、(3)式で $F \triangleq \frac{1}{2}$ としたとき、常に(3)式が $\frac{1}{2}$ ならばこの順序回路は駆動することができないのは、 \odot , \vee , \sim のみで順序回路を組んだときと同様である。

R \ S	0	$\frac{1}{2}$	1	0	$\frac{1}{2}$	1	0	$\frac{1}{2}$	1
F	0	0	0	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	1	1	1
0	①	$\frac{1}{2}$	①	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	1	$\frac{1}{2}$	①
$\frac{1}{2}$	($\frac{1}{2}$)	($\frac{1}{2}$)	0※	($\frac{1}{2}$)	($\frac{1}{2}$)	($\frac{1}{2}$)	1※	($\frac{1}{2}$)	0※
1	①	$\frac{1}{2}$	0	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	①	$\frac{1}{2}$	0

第7表 F - F 状態表

ところで、(5)式で表わされる順序回路は実際にはあまり好ましくない。なぜならば、この回路にはハザードが存在して誤動作を起こさせる可能性を含んでいるからである。 \cdot , \vee , \sim の回路の組合せで順序回路を組む場合、各回路の時間遅れはそれぞれ異なっていると考えなければならない。そのような場合、各変数が $\frac{1}{2}$ となったとき出力が $\frac{1}{2}$ となるのは、その回路系内にハザードが存在するのと同じ条件なのである。^{※※}よって、一般的に、(4)式でC形の順序回路を構成することは好ましくない。そこで、第7表の状態表を満足し、しかもハザードの存在しない F A I L S A F E な F - F を、前述した発振要素 A, B, AB を用いて構成してみよう。第1図、 f_1 , f_0 を発振しているとき1、していないとき0を表わす関数とする。このとき、

$$f_1 \triangleq \delta_1(\sim R \cdot S \vee \sim R \sim S \cdot F) \dots\dots\dots (6)$$

$$f_0 \triangleq \delta_1(R \cdot S \vee R \sim S \vee \sim R \sim S \cdot \sim F) \dots\dots\dots (7)$$

とすると、この回路は第7表の状態表を満足することは容易に示される。これは、各発振要素を用いると第7図のように構成できる。この回路では、前の場合のように各回路の時間遅れはないからハザードは存在しなく、前に述べたと同じ理由により F A I L S A F E になっている。ただし、入力 R , S は(出力 F に関してはかまわない)すみやかに0と1の間を変化しなければならない。0と1の変化の途中長い間

脚注 ※※ 証明は略す。詳しいことは改めて別に報告する予定である。

$\frac{1}{2}$ でとどまっていると、

それは故障入力とみな

して $F - F$ は故障出力

$\frac{1}{2}$ を出してしまう(こ

れは、入力がいったん

故障して、しばらく後

に正常に回復したよう

な場合と考えられる)。

許されるこの時間中は


もちろん回路の特性に

より定まる。以上によ

り、この回路は、非常

に厳密な意味での O 形

の順序回路を形成しているといえる。



第 7 図

IV 特殊な MEMORY について


前章で考察した FAIL SAFE な MEMORY は、実際の計算機の REGISTER などを用いる場合には不適当と思われる。なぜならば、常に $0 \rightarrow 1$, $1 \rightarrow 0$ の変化の途中で $\frac{1}{2}$ をとる時間を短かく保つ事はむづかしく、また、実際問題として余り経済的であるとは思われない。

一方、非同期式計算機は次のような思想で設計されるのが望ましい。すなわち、計算機が動作する前はすべての論理回路の出力は $\frac{1}{2}$ で、計算を開始すると 0 , 1 という情報が伝ばんして行き、最終出力が 0 または 1 になったことを検出することにより計算の終了を確認する。計算の終了を確認してから入力信号を $\frac{1}{2}$ にもどし、最終出力が $\frac{1}{2}$ にもどったことを確認してから次の計算を再び開始する。ところが、今迄の非同期方式計算機では計算の開始前ではすべての回路の出力を 0 にセットしておき、 1 という情報を伝ばんさせている。これでは 0 なる情報はセット時の 0 なのか情報の 0 なのか区別できない。これを区別するためには上に述べたように、まだ情報が伝わっていないことを表わす真理値 $\frac{1}{2}$ を持った 3 値論理回路を用いなければならない。もし、この非同期式計算機を II 章で述べた FAIL SAFE な論理回路で組めば、真理値 $\frac{1}{2}$ は故障の状態、または情報がまだ伝達されていないことを表わしており、非常に都合である。ところが、その為には MEMORY は入力が $\frac{1}{2}$ になっても情報 0 または 1 を記憶していなければならず、前記の MEMORY は使用できない。そこで、次のような特殊な MEMORY を考える。すなわち、MEMORY の入力 I は通常 $\frac{1}{2}$ で、 I が $\frac{1}{2} \rightarrow 1 \rightarrow \frac{1}{2}$ と変化することにより MEMORY の出力 M は 1 を記憶し、 $\frac{1}{2} \rightarrow 0 \rightarrow \frac{1}{2}$ という変化で 0 を記憶する。このような MEMORY の状態表は第 8 表となる。この状態表を満足する FAIL SAFE な MEMORY は、発振要素 A , B と整流回路を用いると第 8 図のように構成

することができる。前述したように、発振要素 A、B や整流回路の故障は出力が $\frac{1}{2}$ の方向である。ただし、 $I = 1$ 、 $M = 0$ および $I = 0$ 、 $M = 1$ のとき、発振要素 A、B の両方が発振し整流回路で加算されて M は $\frac{1}{2}$ に遷移する訳だが、このとき回路の故障（断線）により遷移しない可能性がある。そこで第 8 図のように CHECK 回路 C をもうける。この回路の真理値表を第 9 表に示す。このように構成するとき、MEMORY の入力 I が 0 または 1 になったとき $C = 1$ が得られれば回路はすべて正常に動作をし、正しく記憶したことを表わしている。 $C = 1$ を検出してから I を $\frac{1}{2}$ としても


M \ I	0	$\frac{1}{2}$	1
0	①	①	$\frac{1}{2}$
$\frac{1}{2}$	0	①	1
1	$\frac{1}{2}$	①	①

第 8 表 M の状態表



第 8 図 特殊な Fail Safe Memory の構成図

M は前の値を保持していて、 M が 0 または 1 であればこの出力は正しく、回路に故障がないことを示し、もし M が $\frac{1}{2}$ になれば故障が生じたことを表わしている。この MEMORY は clear する必要はなく、CHECK 回路をも考慮に入れば FAIL SAFE となる。なお、第 8 表の状態表



第 9 図 動作図

$\updownarrow 50 [V] / cm$
 $\leftrightarrow 100 [\mu S] / cm$

M \ I	0	$\frac{1}{2}$	1
0	1	$\frac{1}{2}$	$\frac{1}{2}$
$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$	$\frac{1}{2}$
1	$\frac{1}{2}$	$\frac{1}{2}$	1

第 9 表 C の真理値表

は、入力、出力をすべて 0 または 1 に限れば、第 6 表の F-F の状態表と本質的に同じであることに注意せよ。

この特殊な MEMORY を実際に構成し、実験した結果を第 9 図に示す。ここで、 $V = 20 [V]$ とし、

MEMORYの入力があったからCHECKがとれるまでの時間遅れは約20[μ S]である。

V あ と が き

いくつかのFAIL SAFE MEMORYの構成法を示した。最後に、非同期式計算機に適した特殊なMEMORYについて考察し、その実験結果を示した。このMEMORYではCHECK出力を検出することによって回路が正常に動作しているか否かを判定することができる。

終りに、日頃ご指導、ごべんたつをいただく本学、後藤以紀教授電気試験所駒宮電子部品部長に深謝する次第です。また、この研究は筆者が工業技術院電気試験所制御部自動制御研究室において、実習生として一緒に研究させていただいているもので、土屋技官に全面的に御指導を仰いだ。ここに厚くお礼を申し上げます。そして、この機会を与えて下さった上滝制御部長、佐藤自動制御室長に感謝いたします。

参 考 文 献

- ※1 : 土屋 ; フェイルセーフ論理方式の研究, 昭44年1月電気試験所研究報告 695号
- ※2 : 向殿 ; Fail Safe System , 明治大学大学院紀要 1966
- ※3 : 向殿 ; FAIL SAFE 論理回路の応用, 明治大学大学院紀要 1967
- ※4 : 向殿 ; フェイルセーフ信号系模倣装置, 明治大学大学院紀要 1968
- ※5 : 向殿, 土屋, 駒宮 ; C形フェイルセーフ論理の数学的構造について(1), 信学会電子計算機研究会資料, 1968年5月。
- ※6 : 向殿, 後藤 ; 2値論理を含む3値論理関数の一考察, 明治大学工学部研究報告, 1623。